<summary [ hidden ] >

<center>[[File:data_coll_prev.png|400px]]</center>

Приветствуем дата коллектор!
Теперь и магнитофон!

</summary>

{{Форма4}}

== Общее ==

Дата коллектор умеет записывать данные в память ПЛИС и затем позволяет вычитать их процессором. Количество каналов данных и объем записи параметризуем на этапе синтеза.

К одному дата коллектору можно подключить сколько угодно анализируемых данных в разных клоковых доменах. Можно подключить шину, axi, посмотреть ресеты, взять данные с ацп и сиги маги, выход блока поиска и все что угодно.

Общая схема выглядит следующим образом:

[[File:data_coll_det.png]]

=== Как подключить ===

Берем [http://gitlab.srns.ru/Lipa/debug/blob/master/verilog/data_collector.v '''data_collector.v'''] ([http://gitlab.srns.ru/Lipa/debug/tree/master/verilog git/debug/verilog]), подключаем:

<source lang="verilog">
//BUS_ADDR_WIDTH - ширина шины адреса
//NUM - уникальный номер инстанта для дальнейшей идентификации отдельных инстантов по шине
//BASE_ADDR - базовый адрес в 4байтовом представлении
//NUM_PORTS - количество входных независимых портов с отдельными клоковыми доменами
//DATA_WIDTH - разрядность шины данных, одна на всех, но можно подавить '0' на неиспользуемые линии, они соптимизируются
//DATA_DEPTH - объем памяти, количество ячеек

//пример:
data_collector#(
.BUS_ADDR_WIDTH (30),
.NUM (1),
.BASE_ADDR (`ACQ_BASE_ADDR + 'h200),
.NUM_PORTS (2),
.DATA_WIDTH (32),
.DATA_DEPTH (1024)
)
data_collector_inst(
.clk ({pclk,aclk}),
.resetn ({peripheral_aresetn,peripheral_aresetn}),
.data ({pclk_cntr,aclk_cntr}),
.we ({we2,we1}),
.bus_clk (core_clk),
.bus_resetn (peripheral_aresetn_core),
.bus_addr (poisk_axi_out_addr),
.bus_wdata (poisk_axi_out_wdata),
.bus_rdata (data_collector_rdata),
.bus_wr (poisk_axi_out_wr_en),
.bus_rd (poisk_axi_out_rd_en)
);
</source >

=== Карта регистров ===

0 (0x0) - (RO) ID. B0BA6663

1 (0x4) - (RO) Номер датаколлектора

2 (0x8) - (RO) Количество портов датаколлектора

3 (0xC) - (RO) Ширина каждого порта в битах

4 (0x10) - (RO) Объем памяти каждого порта в ячейках

5 (0x14) - (RW) Софт ресет. bit[0]

6 (0x18) - (RW) Номер порта

7 (0x1C) - (RW) Триггер старта записи (общий на все каналы). bit[0]

8 (0x20) - (RW) Разрешение на запись порта (на каждый порт свой) (можно запретить запись порта и он не будет перезаписан). bit[0]

9 (0x24) - (RW) Объем требуемой записи (общий на все каналы)

10 (0x28) - (RW) RW регистр

11 (0x2C) - (RO) Адрес самой памяти выбранного порта

12 (0x30) - (RW) Отключение сигнала we для записи входных данных (общий на все порты). 1 - означает, что сигнал we не учитывается

=== Как использовать ===

Управление дата коллектором очень простое - говорим каким каналам требуется запись данных, говорим сколько записывать (в пределах объема памяти, разумеется) и говорим старт. Когда битик стар опустится - можно вычитывать данные.

На входы we надо подать сигнал синхронизации записи (например, сигнал valid от магнитофона), либо 1, если синхронизация не требуется, тогда старт будет происходить после записи с процессора соответствующего сигнала.

Если на входы we что-то заведено, но хочется запустить запись принудительно без самих сигналов разрешения - тогда необходимо отключить синхронный старт, записав в регистр we_dis 1 (addr 0xС * 4)

Сейчас запиливается host-matlab, который будет всем управлять и забирать в себя данные, можно будет строить спектры, графики и радоваться жизни

=== По шагам ===

'''Для записи данных:'''

- в цикле по всем каналам выставляем номер канала (начиная с 0-го) (addr 0x6 * 4)

- и записываем 0 или 1 в регистр разрешения записи канала (addr 0x8 * 4)

- далее записываем один раз на все каналы желаемый объем записи (в пределах аппаратной сборки) (addr 0x9 * 4)

- если надо отключить синхронный старт, то записываем во we_dis 1 (addr 0xС * 4)

- говорим старт. Записываем 1 в регистр TRIG_EN (addr 0x7 * 4)

- вычитываем обратно регистр TRIG_EN (addr 0x7 * 4), пока там 1 происходит запись данных. Когда вычтется 0 - запись окончена.

'''Для чтения данных:'''

- записываем номер канала (начиная с 0-го) (addr 0x6 * 4)

- в цикле вычитываем данные из регистра (addr 0xB * 4)

-- счетчик адреса чтения инкрементируется автоматически. Сброс происходит:

--- 1) во время записи выборок

--- 2) при записи номера канала (можно во время чтения записать тот же номер канала - тогда мы вернемся на 0-ю ячейку памяти )

=== Автоматизация работы через devmem ===

Для автоматизации процедуры можно использовать данный скрипт:

<source lang="bash">
#!/bin/bash

BASE_ADDR=0x500008
#BASE_ADDR=0x400120
CHANNEL=0
LENGTH=4

echo "BASE_ADDR: " "$BASE_ADDR"00

echo "ID: " `devmem "$BASE_ADDR"00`

echo "Soft reset!"
devmem "$BASE_ADDR"14 32 1

echo "ID: " `devmem "$BASE_ADDR"00`

devmem "$BASE_ADDR"18 32 $CHANNEL
echo "Channel num: " `devmem "$BASE_ADDR"18`

devmem "$BASE_ADDR"20 32 1
echo "WR_EN: " `devmem "$BASE_ADDR"20`

devmem "$BASE_ADDR"24 32 $LENGTH
echo "Length: " `devmem "$BASE_ADDR"24`

devmem "$BASE_ADDR"1C 32 1
echo "Start: " `devmem "$BASE_ADDR"1C`

devmem "$BASE_ADDR"18 32 $CHANNEL
echo "Channel num: " `devmem "$BASE_ADDR"18`

echo Readback:

for (( i=0; i<=$LENGTH-1; i++ ))
do
echo " $i " `devmem "$BASE_ADDR"2C`
done

</source >

[[File:20161121_data_coll.sh.log1.png|400px]]

В этом скрипте честного сложения базового адреса со смещением нет, расчёт на то, что последние две цифры в базовом адресе - нули.

== Режим магнитофона ==

Приветствуем магнитофон!

=== Как использовать ===

Управление магнитофоном такое же простое, как и датаколлектором. Выставляем номер канала, записываем данные с проца и говорим сколько данных вычитывать. Когда данные готовы - записываем 1 в регистр "старт" - данные попрут на выход и будут вычитываться по кругу, при этом поднимется сигнал valid. Если valid завести на датаколлектор (на доработке), то магнитофон и датаколлектор будут синхронизированы.

Предельный объем данных в магнитофоне определяется параметром при сборке, а период зацикленного чтения данных определяется регистром rd_depth ( addr 0x9 * 4) - данные будут идти по кругу, пока не остановим

=== По шагам ===

'''Для записи данных:'''

- выставляем номер канала (addr 0x6 * 4)

- записываем данные сколько нам надо в каждый канал (addr 0xB * 4)

- далее записываем один раз на все каналы желаемый объем воспроизведения данных (будут по кругу воспроизводиться) (в пределах аппаратной сборки) (addr 0x9 * 4)

- говорим старт. Записываем 1 в регистр RD_START (addr 0x7 * 4), пока там 1 происходит чтение данных. Когда запишем 0 - чтение прекратится

-- счетчики адресов чтения и записи инкрементируется автоматически. Сброс происходит при записи номера канала (можно записать тот же номер канала - тогда мы вернемся на 0-ю ячейку памяти )

[[Category:FPGA]]
[[Category:Verilog]]
[[Category:HOWTO]]
{{wl-publish: 2016-11-15 10:28:26 +0300 | Lipa }}

2021-06-17T13:32:07Z

Ustinov: Полностью удалено содержимое страницы